日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月30日

出願番号

Application Number:

特願2001-099962

出 願 人 Applicant(s):

富士通カンタムデバイス株式会社

2001年12月21日

特許庁長官 Commissioner, Japan Patent Office 及川耕姓

出証番号 出証特2001-3111302

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Yoshio AOKI, et al.

Serial No.: Not Yet Assigned

Filed: March 6, 2002

For: HIGH FREQUENCY SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents Washington, D.C. 20231

March 6, 2002

Sir:

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-099962, filed March 30, 2001

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of these applications be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

> Respectfully submitted, ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 020132

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

MRQ/ll

Mel R. Quintos

Reg. No. 31,898

特2001-099962

【書類名】 特許願

【整理番号】 0100148

【提出日】 平成13年 3月30日

【あて先】 特許庁長官 殿

【国際特許分類】 H05K 9/00

【発明の名称】 高周波半導体装置

【請求項の数】 20

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 青木 芳雄

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 耳野 裕

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 馬場 修

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 後藤 宗春

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100072590

【弁理士】

【氏名又は名称】 井桁 貞一

【電話番号】 044-754-2462

【手数料の表示】

【予納台帳番号】 011280

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9721483

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 高周波半導体装置

【特許請求の範囲】

【請求項1】 半導体基板上に設けられ、接地電位と接続される接地プレートと、

前記接地プレート上に層間絶縁膜を介して設けられた線路導体と、

外部接続のための端子部と、

最上層に位置する前記線路導体上に層間絶縁膜を介して設けられ、接地電位に接続されるシールドプレートと、

を備えることを特徴とする髙周波半導体装置。

【請求項2】 前記端子部は、ワイヤボンディングパッドであることを特徴とする請求項1記載の高周波半導体装置。

【請求項3】 前記シールドプレートには、前記ワイヤボンディングパッドが位置する領域に開口部が設けられることを特徴とする請求項2記載の高周波半導体装置。

【請求項4】 前記ワイヤボンディングパッドは、前記シールドプレート上に設けられることを特徴とする請求項2記載の高周波半導体装置。

【請求項5】 前記シールドプレートは前記半導体基板の全面を実質的に覆うことを特徴とする請求項1記載の高周波半導体装置。

【請求項 6 】 前記シールドプレートの周縁にその内側を囲んで複数配置され、前記接地プレートに達するスルーホールと、前記スルーホールに充填され、前記シールドプレートと前記接地プレートとを電気的に接続する内部導体とをさらに備えることを特徴とする請求項 1 記載の高周波半導体装置。

【請求項7】 前記端子部は、前記半導体基板の背面から引き出されることを特徴とする請求項1記載の髙周波半導体装置。

【請求項8】 前記端子部は、前記基板を貫通するビアホールを通じてその表面側と接続されることを特徴とする請求項7記載の高周波半導体装置。

【請求項9】 前記端子部はフリップチップボンディングパッドであることを特徴とする請求項7記載の高周波半導体装置。

【請求項10】 前記半導体基板は半導体デバイスが形成される回路配置領域と その周囲に位置して前記端子が配置される外周部とに区画され、前記シールドプレートは前記回路配置領域を選択的に覆うことを特徴とする請求項1記載の高周 波半導体装置。

【請求項11】 前記シールドプレートの周縁にその内側を囲んで複数配置され、前記接地プレートに達するスルーホールと、前記スルーホールに充填され前記シールドプレートと前記接地プレートとを電気的に接続する内部導体とをさらに備え、前記端子部と前記回路配置領域との間は、前記スルーホールが設けられない領域と通じて導通されることを特徴とする請求項10記載の高周波半導体装置

【請求項12】 前記端子部はアンテナであることを特徴とする請求項1記載の 高周波半導体装置。

【請求項13】 前記シールドプレートには、前記アンテナに相当する部分に開口部が設けられることを特徴とする請求項12記載の高周波半導体装置。

【請求項14】 前記半導体基板の背面には、外部と電気的に直接に接続される端子部がさらに設けられてなることを特徴とする請求項12記載の高周波半導体装置。

【請求項15】 前記端子部は、前記基板を貫通するビアホールを通じてその表面側と接続されることを特徴とする請求項14記載の高周波半導体装置。

【請求項16】 前記基板の背面に設けられた端子部はフリップチップボンディングパッドであることを特徴とする請求項14記載の高周波半導体装置。

【請求項17】 前記アンテナは、前記接地プレートをアンテナグランドプレーンとすることを特徴とする請求項12記載の高周波半導体装置。

【請求項18】 前記アンテナは前記シールドプレート上に設けられ、そのシールドプレートをアンテナグランドプレーンとするものであることを特徴とする請求項12記載の高周波半導体装置。

【請求項19】 前記アンテナはパッチアンテナであることを特徴とする請求項 12記載の高周波半導体装置。

【請求項20】 前記層間絶縁膜はポリイミドまたはベンゾシクロブテンである

ことを特徴とする請求項1記載の髙周波半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は高周波信号の導波路を用いたMMIC全般に関するものである。

[0002]

【従来の技術】

HEMTやHBT に代表される高速半導体デバイスを利用したMMIC (Monolithic Mic rowave Integrated Circuit)には、高周波信号を取り扱うため、通常のシリコン集積回路などとは違い、配線には高周波導波路が必要となる。このような高周波導波路としては、線路特性が安定で分散特性(伝播定数の周波数依存性)が少ないマイクロストリップ線路が使用される。

[0003]

図13は従来のマクロストリップ線路を使用したMMICのなかでも、特に線路導体を多層化したいわゆる3次元MMICを示す図である。

[0004]

図13に示すように、従来の多層構造のMMICは半導体基板1上に設けられた表面絶縁膜2に接地プレート3が設けられ、この接地プレート3は各層間絶縁膜4上に設けられた線路導体5との間でマイクロストリップ線路を構成している。また、最上層にはパッド6が設けられて外部と接続される。

[0005]

【発明が解決しようとする課題】

図13で説明した従来のMMICは、所定のパッケージに収容され、パッド6とワイヤボンディングされてその電位を外部と接続している。

[0006]

ところで、このようなMMICはその内部で高周波信号が取り扱われており、チップ外部からの電磁波などがMMICの動作に悪影響を及ぼすことがあるため、このようなチップは電気的に内部をシールド可能なパッケージに収容されるのが一般である。

[0007]

しかしながら、チップをシールドして収容可能なパッケージとして知られるメタルパッケージやセラミックパッケージは高価であり、また、一つのパッケージ内に複数の素子を搭載する場合、それら素子自身の発する電磁波による相互干渉を防止しなければならない。

[0008]

本発明は、外部電磁波による干渉あるいは、外部への電磁波の漏洩を減少できるMMICを提供することを目的とする。

[0009]

【課題を解決するための手段】

図1は本発明の原理を説明する平面図、図2は図1中の線分A-A'における断面図である。

[0010]

図1および図2に示すように、本発明では線路導体5が設けられたMMIC構造の上に更に層間絶縁膜4を介して接地電位に接続されるシールドプレート7を設けるものである。

[0011]

半導体基板1上の回路デバイス(図示せず)が形成される領域、すなわち回路 配置領域と線路導体5がその上部でシールドプレート7によって保護されるため 、外部電磁波による干渉あるいは、外部への電磁波の漏洩を減少できる。

[0012]

請求項1の高周波半導体装置は、回路デバイス上に層間絶縁膜を介して接地プレートを設けることにより、回路デバイスに近接した位置で電磁波をシールドするとともに、前記シールドプレートとで線路導体を挟み込んでいるため、シールド効果を更に高めることができる。

[0013]

請求項2の高周波半導体装置は、外部接続のための端子部として、ワイヤボン ディングパッドに限定したものである。

[0014]

請求項3の高周波半導体装置は、請求項2で限定したボンディングパッドを形成するのに、シールドプレートの一部に開口を設け、その開口部の中にボンディングパッドを形成するようにしたものである。

[0015]

請求項4の高周波半導体装置は、シールドプレート上に層間絶縁膜を介してその上にボンディングパッドを形成するようにしたものであり、シールドプレート に設ける開口面積を小さくできるため、シールド効果を損ないにくい。

[0016]

請求項5の高周波半導体装置は、シールドプレートを全面に設けることによってシールド効果を高めるものである。

[0017]

請求項6の高周波半導体装置は、シールドプレートと接地プレートとをシールドプレートの周縁に複数設けたスルーホールで接続することにより、線路導体を接地電位に接続された二つのプレートで挟み込むことによって、シールド効果を高めるものである。

[0018]

請求項7の高周波半導体装置は、端子部を半導体基板の背面から引き出すよう にしたものである。

[0019]

請求項8の高周波半導体装置は、前記端子部を半導体基板を貫通するビアホールを通じて表面配線層と接続したものである。

[0020]

請求項9の高周波半導体装置は、前記端子部がフリップチップボンディングパッドであることを限定したものである。

[0021]

請求項10の高周波半導体装置は、半導体デバイスが形成される回路配置領域 とその周囲に位置して前記端子が配置される外周部とに区画され、前記シールド プレートで前記回路配置領域を選択的に覆うようにしたものである。

[0022]



請求項11の高周波半導体装置は、前記シールドプレートの周縁にその内側を 囲んで複数配置され、前記接地プレートに達するスルーホールと、前記スルーホ ールに重点され前記シールドプレートと前記接地プレートとを電気的に接続する 内部導体とをさらに備え、前記端子部と前回路配置領域との間は、前記スルーホ ールが設けられていない領域を通じて導通されるようにしたものである。

[0023]

請求項12の高周波半導体装置は、表面側の前記端子部の一部をアンテナとしたものである。

[0024]

請求項13の高周波半導体装置は、請求項12記載のアンテナに相当する部分 を前記シールドプレートに開口部を設けて設置するようにしたものである。

[0025]

請求項14の高周波半導体装置は、請求項12記載のアンテナ形成されている面とは逆の基板の背面側に外部と電気的に直接接続される端子部がさらに設けられるようにしたものである。

[0026]

請求項15の高周波半導体装置は、請求項14記載の端子部を基板を貫通する ビアホールを通じてその表面側と接続するようにしたものである。

[0027]

請求項16の高周波半導体装置は、請求項14の端子部をフリップチップボンディングパッドとするようにしたものである。

[0028]

請求項17の高周波半導体装置は、請求項12のアンテナのグランドプレーン として前記接地プレーンを用いるようにしたものである。

[0029]

請求項18の高周波半導体装置は、請求項12のアンテナが前記シールドプレーン上に形成され、アンテナグランドプレーンとして前記シールドプレーンを用いるようにしたものである。

[0030]



請求項19の高周波半導体装置は、請求項12のアンテナとしてパッチアンテナを用いるようにしたものである。

[0031]

請求項20の高周波半導体装置は、前記層間絶縁膜としてポリイミドまたはベンゾシクロブテンを用いるようにしたものである。

[0032]

【発明の実施の形態】

以下、本発明の実施例を説明する。

[0033]

図3は本発明を採用したMMICの第1実施例を説明する部分透過平面図である。

[0034]

図4は図3の線分A-A'における断面図である。

[0035]

本実施例ではG a A s からなる化合物半導体基板1を使用し、FETなどの能動デバイス(図示せず)を形成した後、その表面に窒化シリコンからなる表面絶縁膜2が設けられている。そして、表面絶縁膜2上に図示しない配線あるいはスルーホールによって接地電位に接続される金(Au)からなる接地プレート3が設けられ、その上に層間絶縁膜4を介して線路導体5が設けられる。ここで、線路導体5は接地プレート3との間で高周波伝送路を構成している。

[0036]

・各層間絶縁膜4はポリイミドやベンゾシクロブテン(BCB)によって構成されており、線路導体5は、スパッタリングや蒸着などによって被着され、イオンミリングやリフトオフによってパターンニングされた金(Au)が使用されている。

[0037]

本実施例では、最上層の線路導体5上に層間絶縁膜4が設けられ、その表面に本発明によるシールドプレート7が設けられている。また、シールドプレート7には、チップ100の周縁部を囲うように接地プレート3と接続されるスルーホール8が設けられており、スルーホール8の内部に充填された内部導体8aによって接地プレート3と電気的に共通に接続される。



[0038]

なお、外部接続用の端子であるパッド6は回路配置領域の周囲に位置する外周部に設けられており、シールドプレート7はこの外周部にパッド6を露出する開口を有している。このパッド6は、スルーホール9の内部導体9aによって内部に引き込まれるように構成される。

[0039]

本実施例によれば、チップ100の表面がシールドプレート7に覆われることにより、外部との間で電磁波干渉が生じに難くなるうえ、さらにチップ100の 周縁には内部導体8a が充填されたスルーホール8が設けられるので、側面における電磁波の干渉も抑制することができる。

[0040]

図5は本発明を採用したMMICの第2実施例を説明する部分透過平面図である。

[0041]

図6は図5の線分4-A'における断面図である。

[0042]

図5および図6において、第1実施例と同じ部位には同じ番号を附している。

[0043]

本実施例では、半導体基板1の裏面側から外部接続用のパッドであるフリップ チップ電極10を引き出す構造を採用している。

[0044]

たとえば、半導体基板1に設けられた活性領域1 a の電位をフリップチップ電極1 0 に接続する場合、活性領域1 a の外側に電位の引出すための金(Au)からなる表面配線層1 b を設け、そこに半導体基板1の裏面からエッチングして形成されたビアホール1 c が設けられる。なお、半導体基板1の裏面には窒化シリコンからなる裏面保護膜1 e が設けられている。このビアホール1 c 内には内部導体1 d が埋め込まれており、これによって表面配線層1 b の電位がフリップチップ電極1 0 に接続される。なお、内部導体1 d およびフリップチップ電極1 0 は金メッキによって形成される。

[0045]



また、層間絶縁膜4上に設けられた線路導体5の電位を裏面に接続する場合には、接地プレート3にスルーホールを設け、そこを介して同様にビアホールを通じた内部導体によって引き出しを行えばよい。

[0046]

本実施例によれば、シールドプレート7にはパッドを配置するための開口が必要ないため、直接に電磁波に曝されるチップ100の表面側におけるシールド効果が高くなる。

[0047]

図7は本発明を採用したMMICの第3実施例を説明する部分透過平面図である。

[0048]

図8は図7の線分A-A'における断面図、図9は図7の線分B-B'における断面図である。

[0049]

図8乃至図10において、第1,第2実施例と同じ部位には同じ番号を附している。

[0050]

本実施例では、半導体デバイスが設けられる半導体基板1上の回路配置領域の 上部にだけシールドプレート7が設けられ、パッド6が設けられる回路配置領域 の外周部には、シールドプレート7を設けない構成を採用したものである。また 、シールドプレート7の周縁には第1,2実施例と同じく、スルーホール8が設 けられ、その内部に充填された内部導体8aによって、側面からの電磁波干渉を 抑制している。

[0051]

また、図8,9に示すように、パッド6とシールドプレート7の内側の領域との接続には、スルーホール8を一部除した領域を設けて、そこを線路導体5が通過するように構成する。

[0052]

図10は本発明を採用したMMICの第4実施例を説明する部分透過平面図である

[0053]

図11は図10の線分A-A'における断面図である。

[0054]

図10および図11において、第1乃至第3実施例と同じ部位には同じ番号を附している。

[0055]

本実施例は、アンテナ11を使用して外部との信号の送受を行うものである。 アンテナ11は送信用と受信用に2箇所設けられており、それぞれ接地プレート 3をアンテナグランドプレーンとするパッチアンテナの構造をもっている。各ア ンテナ11は線路導体5によってMMICの内部回路と接続されている。

[0056]

また、アンテナを使用しない信号の入出力および電源や接地電位との接続のために、半導体基板1の裏面にはフリップチップ電極10が設けられている。このフリップチップ電極10の構造については、前記第2実施例と同じものが採用されている。

[0057]

図12は本発明の第5実施例を説明する図である。

[0058]

図12において、図11と同じ部位には同じ記号が附されている。

[0059]

前記第4実施例では、接地プレート3がアンテナグランドプレーンとして機能していたが、図12のようにシールドプレート7をアンテナグランドプレーンとして使用することもできる。第4実施例では、接地プレート3をアンテナグランドプレーンとしていたため、アンテナ11の直下の領域には線路導体5など他の回路部品を配置することが出来なかったが、本実施例によれば、シールドプレート7をアンテナグランドプレーンとするので、シールドプレート7によって線路導体5などと高周波的な分離が可能になり、アンテナ11をチップ上の任意の位置に配置することが可能になる。

[0060]

なお、本実施例ではアンテナ11が所定の特性を持つよう、アンテナ11とシールドプレート7の間に位置する層間絶縁膜4はその厚みや誘電率が最適化されているが、それらを考慮せず、アンテナ11の部分を外部と電気的に直接に接続するパッドとすることもできる。

[0061]

【発明の効果】

以上説明したように本発明によれば、本発明によれば、MMICの表面がシールドプレート7によって保護されるため、外部電磁波による干渉あるいは、外部への電磁波の漏洩がチップ単体で減少できる。このため、パッケージの簡素化が可能になり、さらには本発明によるチップ単体で回路基板などに実装することも可能になる。

【図面の簡単な説明】

- 【図1】 本発明の原理を説明する平面図
- 【図2】 本発明の原理を説明する断面図
- 【図3】 第1実施例を説明する部分透過平面図
- 【図4】 第1実施例を説明する(図3の線分A-A'における)断面図
- 【図5】 第2実施例を説明する部分透過平面図
- 【図6】 第2実施例を説明する(図5の線分A-A'における)断面図
- 【図7】 第3実施例を説明する部分透過平面図
- 【図8】 第3実施例を説明する(図7の線分A-A'における)断面図
- 【図9】 第3実施例を説明する(図7の線分B-B'における)断面図
- 【図10】 第4実施例を説明する部分透過平面図
- 【図11】 第4実施例を説明する(図10の線分A-A'における)断面図
- 【図12】 第5実施例を説明する断面図
- 【図13】 従来のマクロストリップ線路を使用した3次元MMICを示す図

【符号の説明】

- 1 半導体基板
- 1 a 活性領域

特2001-099962


- 1 b 表面配線層
- 1 c ビアホール
- 1 d 内部導体
- 1 e 裏面保護膜
- 2 表面絶縁膜
- 3 接地プレート
- 4 層間絶縁膜
- 5 線路導体
- 6 パッド
- 7 シールドプレート
- 8,9 スルーホール
- 8 a, 9 a 内部導体
- 10 フリップチップ電極
- 11 アンテナ
- 100 チップ

【書類名】

図面


【図1】

本発明の原理を説明する平面図




【図2】

本発明の原理を説明する断面図




【図3】

第1実施例を説明する部分透過平面図




【図4】

第1実施例を説明する断面図




【図5】

第2実施例を説明する部分透過平面図




【図6】

第2実施例を説明する断面図




【図7】

第3実施例を説明する部分透過平面図




【図8】

第3実施例を説明する(A-A')断面図




【図9】

第3実施例を説明する(B-B')断面図




【図10】

第4実施例を説明する部分透過平面図




【図11】

第4実施例を説明する(A-A')断面図




【図12】

第5実施例を説明する断面図



【図13】

従来のマクロストリップ線路を使用した 3 次元MMICを示す図



【書類名】 要約書

【要約】

【課題】 MMICはその内部で高周波信号が取り扱われており、チップ外部からの電磁波などがMMICの動作に悪影響を及ぼすことがある。シールド可能で高価なメタルパッケージやセラミックパッケージを使わず、また、一つのパッケージ内に複数の素子を搭載するには、素子自身の発する電磁波による相互干渉を防止しなければならない。

【解決手段】 MMICの表面をシールドプレートによって保護し、外部電磁波による干渉あるいは、外部への電磁波の漏洩をチップ単体で減少する。

【選択図】 図2

出願人履歴情報

識別番号

[000154325]

1. 変更年月日

1992年 4月 6日

[変更理由]

名称変更

住 所

山梨県中巨摩郡昭和町大字紙漉阿原1000番地

氏 名

富士通カンタムデバイス株式会社